Mission
Certaines puces System-On-Chip possèdent desormais des ADC/DAC intégrés très hautes performance et directement connectés à des matrices FPGA, rendant l'execution d'algorithmes complexes plus accessible.
Dans ce contexte, le CNES souhaite développer un calculateur accompagné d'IPs FPGA et de librairies logicielles, robuste et commune à toutes les technologies de SystemOnChip.
Vous participerez à la réalisation d'un banc nommé "PUMA" et votre activité portera sur des développements FPGA, Traitement numérique du signal, logiciel embarqué dans des SystemOnChip de familles différentes ainsi que le développement de moyens de validation associés.
Ce stage vous permettra de développer vos compétences d'architecture SytemOnChip sur des technologies différentes, de TNS, de VHDL, de logiciel embarqué temps réel ainsi que de l'environnement linux et projet (jira, gitlab...).
Pendant le stage, vous serez en étroite collaboration avec des experts du CNES dans les différents métiers du spatial (logiciel de vol, avionique, système...)
Le stage pourrait débuter en Janvier 2027.
Profil
*En tant qu'EPIC, un principe de neutralité (notamment politique et religieux) s'applique à tous les collaborateurs du CNES.