STAGE - Ingénieur.e Électronique Numérique & Détection H/F

Contexte : 

Le laboratoire détection du CNES étudie et caractérise des détecteurs électro-optiques pour des applications spatiales. Au sein de son pôle électronique, le stagiaire participe au développement d’une carte d’acquisition numérique à haut débit pour la lecture de détecteurs.Sujet et objectifs

Concevoir et valider, sur carte d’évaluation FPGA / SoC, la chaîne numérique de réception haut débit des données d’un détecteur et sa synchronisation, puis réaliser la carte d’interface simple qui la relie au détecteur cible sélectionner pour l’étude.

Missions:

• Analyser les interfaces numériques du détecteur cible (liens série rapides, LVDS ou équivalents, horloges, signaux de synchronisation) et en déduire les exigences de l’acquisition.
• Spécifier l’architecture de la chaîne : réception, alignement et décodage, horodatage, mise en mémoire, transfert vers l’hôte.
• Développer la logique programmable (IP et RTL en VHDL), la valider en simulation puis sur carte d’évaluation. Selon la carte retenue, utiliser Vivado Design Suite pour la conception PL et, si un processeur est présent, Vitis Embedded pour le logiciel PS.
• Concevoir sous KiCad, router et mettre en service une carte d’interface simple entre le détecteur cible et la carte d’évaluation (connecteurs, alimentations locales, horloges, adaptation de niveaux).
• Développer l’interface vers l’hôte et des scripts Python d’acquisition utilisables sur un banc de caractérisation existant. Sur une plateforme SoC, cette partie pourra s’appuyer sur le processeur embarqué et son environnement Linux ou bare-metal.
• Documenter le travail et déposer sources et fichiers de fabrication sous Git.

Livrables:

• Dossier de spécification de la chaîne d’acquisition.
• IP et firmware commentés et versionnés.
• Carte d’interface détecteur fonctionnelle (sources KiCad et fichiers de fabrication).
• Acquisition démontrée sur banc et rapport de validation.

EnvironnementOutils : VS Code, API Sidonie (IA Copilot), KiCad, Git et chaîne AMD/Xilinx : Vivado Design Suite pour la logique programmable (PL), Vitis Embedded pour le logiciel processeur (PS) sur Zynq UltraScale+ ou Versal.

Le stage pourrait débuter en Mars 2027. 

Profil recherché

Étudiant.e en dernière année d’école d’ingénieurs ou en Master 2, en électronique numérique, systèmes embarqués ou architecture FPGA/SoC.

Compétences requises:

• Conception FPGA (VHDL), simulation RTL et bases de synthèse/implémentation.
• Notions de liens série haut débit et d’intégrité du signal.
• Programmation (Python et C++) et environnement Linux.

Appréciées:

• KiCad : schéma et routage de cartes simples.
• SoC (processeur + FPGA), interfaces AXI, DMA, Linux embarqué et Git.
• Expérience en imagerie, détecteurs ou instrumentation.
• Anglais technique.

QualitésAutonomie, curiosité, esprit d’équipe, soin de la documentation, goût pour la mesure et pour la réalisation de cartes.

*En tant qu'EPIC, le CNES applique un principe de neutralité (notamment politique et religieux) à l'ensemble de ses collaborateurs